AI運算越來越吃重算力，雲端服務商除了採用GPU，也積極開發自研的特殊應用積體電路（ASIC），讓運算晶片的效能與資料傳輸能力面臨更高要求。
單靠縮小製程尺寸，已不容易滿足新一代AI運算的需求。因此，業界開始把多個運算晶粒與高頻寬記憶體（HBM）整合在同一封裝，透過異質整合提升整體效能。
晶片功能越塞越多，封裝也跟著變大、變複雜。這不只考驗先進封裝技術，也讓封裝載板、中介層，以及相關材料與設備面臨新的挑戰。
先進封裝中的電氣連接與多晶粒整合
在先進封裝架構中，中介層主要負責晶粒之間的高密度互連，封裝載板則負責連接封裝與系統，也提供必要的結構支撐。GPU、ASIC與HBM整合在同一封裝後，除了高速訊號傳輸，供電、散熱與訊號完整性也必須一起考量。
HBM容量與頻寬不斷增加，GPU或客製化ASIC與HBM之間也需要更密集的互連，2.5D與3D異質整合因此成為高效能運算的重要封裝架構。
晶粒互連技術則涵蓋熱壓鍵合（Thermal Compression Bonding, TCB）、銅對銅鍵合及混合鍵合（Hybrid Bonding）等。其中，混合鍵合透過銅對銅及介電層鍵合，可支援更細微的互連間距。
互連越細，對表面平坦度、潔淨度、顆粒、對位精度及介面缺陷的要求越高，這些因素都可能影響鍵合品質與良率。
大型封裝面臨的翹曲與製程挑戰
AI與HPC需要整合更多運算晶粒與HBM，封裝尺寸也逐步放大。部分先進封裝方案已朝超過5倍、甚至約9倍光罩尺寸發展，業界也開始探索更大面積的封裝基板與面板級製程平台。
當封裝尺寸達到500 mm等級甚至更大，材料與製程控制會更加困難，主要包括：
翹曲與變形控制：
大型封裝經過多層材料堆疊、鍍膜、鍵合及熱處理後，不同材料的熱膨脹係數（CTE）差異容易累積應力，造成翹曲與變形，進而影響搬運、對位與鍵合。
高密度互連與缺陷控制：
封裝面積放大的同時，晶粒間互連尺寸卻持續縮小。顆粒、表面缺陷、鍵合空洞及對位誤差，都可能影響產品良率，因此檢測設備也必須兼顧大面積與高精度。
材料與製程整合：
大型封裝會用到封裝基板、介電材料、RDL、鍵合材料及散熱材料等。封裝尺寸越大，材料之間的熱膨脹差異越容易造成翹曲，也可能影響後續對位與鍵合，因此材料特性必須配合封裝結構與製程條件。
HBM需求成長推動封裝規格持續升級
AI與HPC對HBM的需求仍然強勁，美光已進入HBM4量產與出貨階段，下一世代產品也持續推進。GPU與ASIC整合更多HBM與運算晶粒後，封裝尺寸、互連密度與散熱需求也跟著增加。
封裝尺寸放大後，高速訊號、供電、散熱與晶粒間互連的設計難度同步提高，翹曲、對位與鍵合誤差也更容易影響良率。
對材料與設備供應商來說，相關需求集中在低翹曲材料、高尺寸穩定性基板、高精度對位、鍵合與缺陷檢測等技術。