【日本人講師】先端半導体パッケージング技術に用いられるフォトレジストの特性・用途と再配線層（RDL）形成プロセス

生成AIの進化に伴い、膨大なデータ処理がデータセンターと基地局に集中し、半導体チップには超高速・低消費電力・低損失での処理という一段と高い要求が課されています。そのため、前工程の微細化（半導体前工程プロセス）に加え、積層パッケージの技術進展（先端パッケージ；後工程）も高い注目を集めています。本講座ではまず先端半導体パッケージング技術を紹介し、コア技術である2.5Dパッケージ技術（CoWoSなど）の特性と課題を説明します。次に、パッケージ技術に使用される各種フォトレジストの特性・用途・剥離技術を説明します。最後に、チップ間高密度インターコネクトに必要な再配線層（RDL; Re-Distribution Layer）形成プロセスの現状・ニーズ・課題、そして将来展望を紹介します。

一、先端半導体パッケージング技術の紹介、課題と将来展望
1-1 Flip-Chip BGA（FC-BGA）
1-2 Fan-Out Wafer-Level Package (FOWLP)
．Integrated Fan-Out（InFO）
1-3 2.5Dパッケージ技術
．シリコンインターポーザ型（CoWoS-S、I-CubeS）
．有機インターポーザ型（CoWoS-R、R-Cube）
．シリコンブリッジ型（CoWoS-L、EMIB、I-CubeE）
1-4 3DIC

二、パッケージ技術に使用されるフォトレジストの特性と用途
2-1 厚膜レジスト
．厚膜レジストの用途
．厚膜レジストの性能と課題
．厚膜レジストの材料
2-2 ドライフィルムレジスト（Dry Film Resist）
2-3 ソルダーレジスト（Solder Resist）
2-4 保護膜用レジスト
．パッシベーション膜（Passivation Layer）
．モールドコンパウンド層（Mold Compound Layer）
2-5 レジスト剥離技術
．剥離液の種類と特性
．剥離液の用途

三、再配線層（RDL）形成プロセスの現状・ニーズ・課題と将来展望

3-1 技術ロードマップ（Roadmap）
3-2 SAP方式
3-3 Damascene CMP方式
．Damascene CMP用パターン形成方法
．有機誘電材料